Syllabus 2013/2014
 
Extrait PDF Anglais
Français
index
Module : EN320
Titre :
JTAG et Boundary Scan
Volumes horaires :
Cours Intégré : 16.00 h
Crédits ECTS :
1.00
Évaluation :
Enseignant(s) :
DALONGEVILLE Luc - Responsable
Partagé par l'UE (les UEs) :
Niveau :
module de troisième année
Plan :
  1. La nécessité du test électrique.
    • Test électrique dans les année 80 : ICT versus Fonctionnel.
  2. L'emergence du boundary scan :
    • Historique(EJTAG puis JTAG)
    • La version 1149.1 normalisé ex
    • Modification 2001.
  3. L'architecture boundary scan (norme IEEE 1149.1):
    • Le principe : tap (test access port) , instruction register et data register
    • Les différentes cellules (BC1, BC2, BC3, BC4, etc.).
    • La machine a état.
    • Les registres (instruction et data).
    • Les instructions(Extest, Intest, Bypass, etc..).
  4. Le langage de description bsdl (Boundary scan Description Langage) :
    • Rôle du bsdl.
    • La structure du langage.
    • Syntaxe et normalisation.
    • Exemple sur un composant (Xilinx, Altera ou Power PC).
  5. Utilisation d'un composant boundary scan:
    • Règles de design (chainage composants, signaux sensibles).
    • La version 1149.1 normalisé ex
    • Les « compliant pattern » (très important).
    • Les cas particuliers (« faux » composants jtag).
    • Les test en « cluster » (composants non boundary scan).
  6. Les outils de test boundary scan:
    • Les fichiers d'entrées (netlist, bsdl).
    • Description des composants non boundary scan
    • Travaux pratiques avec le logiciel « TH-JTAG » (Thalès).
    • Test ram
    • Test eeprom
    • Test afficheur
    • Ect...